DIGITAL EUROPE- DIGITAL-JU-CHIPS-2025-SG-SSOI – 2025

Objectifs

• Développer des substrats sSOI de haute qualité pour améliorer la mobilité électronique et les performances des transistors, adaptés aux technologies actuelles et futures (jusqu’à 7 nm d’ici 2030)
• Mettre en place des procédés de fabrication industriels efficaces, évolutifs et rentables
• Optimiser les performances des transistors via l’intégration de zones NMOS contraintes et PMOS relâchées
• Passer rapidement à la production industrielle, avec une capacité de plusieurs milliers de wafers par an
• Créer des démonstrateurs montrant les avantages du FD-SOI sur sSOI par rapport au FinFET, surtout en RF, bruit et consommation
• Offrir un accès ouvert aux outils de conception (PDKs) et à des blocs technologiques innovants pour encourager l’innovation
• Soutenir la conception et les tests précoces grâce à des lots partagés (MPW), ciblant des applications avancées comme la RF, les radars mmWave, l’automobile et l’IoT

Priorités

• Priorité 1 : Créer un accélérateur durable, ouvert à l’ensemble des acteurs européens, offrant un accès aux technologies sSOI de pointe et aux capacités de fabrication avancées
• Priorité 2 : Développer et standardiser des kits de conception de procédés (PDKs) basés sur des données sSOI validées, afin de permettre des conceptions optimisées au niveau système et de soutenir la transition vers le FD-SOI 7 nm d’ici 2030
• Priorité 3 : Passer à l’échelle industrielle la production de substrats sSOI, en garantissant une faible densité de défauts et des rendements élevés en fabrication
• Priorité 4 : Stimuler le développement de propriété intellectuelle et renforcer la capacité industrielle et le leadership de l’Europe dans les technologies critiques des semi-conducteurs
• Priorité 5 : Favoriser les synergies avec la ligne pilote FD-SOI et les autres lignes pilotes de Chips JU, afin de renforcer la collaboration et l’innovation dans l’écosystème européen des semi-conducteurs
• Priorité 6 : Mettre en place des programmes complets de formation et de développement des compétences pour les technologues et ingénieurs européens dans l’intégration du sSOI et la fabrication avancée de semi-conducteurs

Parmi les actions financées

• Développement de substrats sSOI de qualité industrielle
• Réduction des défauts et amélioration de la mobilité électronique
• Compatibilité avec les procédés FD-SOI existants
• Intégration de NMOS contraint et de PMOS relâché
• Passage à la production industrielle (plusieurs milliers de wafers par an)
• Démonstrateurs comparant sSOI et FinFET
• Accès ouvert aux kits de conception de procédés (PDKs)
• Validation via des campagnes Multi-Project Wafer (MPW)
• Support pour les conceptions RF, radar, IoT et automobile
• Formation et montée en compétences de la main-d’œuvre technique

Eligibilité

• Être une entité publique ou privée
• Être à but non lucratif
• Être : une ONG, une entreprise, une université, une institution de recherche, une PME, une organisation…
• Être établi dans l’un des pays éligibles :
  • États membres de l’UE (y compris les pays et territoires d’outre-mer)
  • Etat non-membre de l’UE : pays de l’EEE répertoriés
• Un consortium composé de maximum 70 entités peut-être constitué

Informations complémentaires

• Contact : calls@chips-ju.europa.eu

Utile 

• Lignes directrices (EN) : Cliquez ici
• Autres documents de l’appel (EN) : Cliquez ici
• Site web de la DG : Cliquez ici
• Plus d’informations : Cliquez ici

• Budget total de l’appel : 30 millions d’euros
• Taux de co-financement :  entre 25% et 35% du total des coûts éligibles